一种DDR SDRAM控制器设计

在分析DDR SDRAM基本操作原理的基础上,提出了一个基于FPGA的DDR SDRAM控制器的设计,实现了DDRSDRAM读写时序控制,并给出实现结果.     

基于Spartan-6 FPGA的DDR3布线分析和测试

介绍了DDR3的特点,在自主设计的基于Spartan-6FPGA的硬件平台上完成了DDR3的布线策略分析,利用IBIS模型对PCB版图进行了仿真。结合自动化测试软件和手动测试的方法对DDR3信号进行了实际测试。测试结果达到了预期目标。     

基于千兆网的FPGA多通道数据采集系统设计

千兆以太网在工程上的应用越来越迫切,许多快速可靠的数据传输任务要依靠其完成。文中提出了一种多通道数据采集系统设计方法,将采集的数据通过FPGA资源搭建的千兆以太网运行环境发送到上位机进行显示和存储,最大限度地发挥了FPGA和千兆以太网灵活与快速的优势。进而讨论了ARP包和Jumbo帧的相关问题,并实际测试了其对系统的影响。     

总线数据宽度可配置DDR传输的FPGA设计与实现

随着FPGA开发规模和内部集成度的不断提升,FPGA通常需要控制多个外部芯片,导致FPGA的管脚资源在设计中变得越来越宝贵,文章给出了一种利用总线数据DDR传输的设计方式来减少管脚的使用,提出了一种总线宽度可配置的通用实现模块思想,并给出了详细的实现以及高速DDR设计中应该考虑的问题。     

一种用于高速通信的虚拟DDR存储器设计及其FPGA实现

机群系统中,互连网络性能对整个机群系统的性能有着至关重要的影响,传统互联网络适配器基本上基于PCI接口,节点出口带宽理论上限132MB/s犤1犦。论文提出虚拟DDR(DoubleDataRateSDRAM)存储器这一概念,定义了虚拟DDR存储器的行为,并将其用于基于DDR内存接口的互联网络适配器中,该互联网络适配器在主板时钟频率100MHz时,节点带宽上限达到1600MB/s,带宽比基于PCI接口提高了12倍。基于FPGA的实现验证了虚拟DDR存储器及建立其上的网络适配器的可行性和正确性。